---

E2.01 (LSI2)

Méthodologie de conception des circuits intégrés VLSI : de l'idée à l'ASIC

Responsable : Olivier SENTIEYS (Pièce 307N)

---

Objectifs du cours :

Ce cours a pour objectifs de donner les bases nécessaires en conception de circuits intégrés dédiés.
Après une introduction générale sur l'évolution de la technologie et des applications, les pricipales technologies sont présentées dans le chapitre 1. Le chapitre 2 se concentre sur les circuits de type CMOS en présentant les méthodes de conception des cellules combinatoire et séquentielles. Le chapitre 3 précise les outils et méthodologies de conception des ASIC. Le chapitre 4 définit les méthodes de conception synchrones avant de présenter, dans le chapitre 5, l'utilisation de VHDL dans le flot de conception

 Le dernier chapitre comporte une présentation de l'outil de CAO SYNOPSYS, avant son utilisation dans la réalisation d'un projet sur station de travail. Le sujet est la conception d'un ASIC pour la synthèse d'images.
 
 

Plan du cours

• Introduction : évolutions technologique et applicative
• I Technologie des CIs
1. Classification et Evolution des CI
2. Technologie MOS
• II Conception des cellules MOS
1. Circuits logiques combinatoires
2. Dessins de masques
3. Circuits logiques séquentiels
4. Délais et Consommation
• III Méthodologie de conception
1. Démarche de conception
2. Spécification d'un ASIC
3. Outils de CAO
• IV Conception synchrone des C.I.
1. Règles de conception synchrone
2. Machine UT/UC cablée
3. Conception pour rapidité
• IV Synthèse Logique à partir de VHDL
1. Concept
2. Synthèse logique à partir de VHDL
3. Mécanismes de synthèse logique
• V Projet de réalisation d'un ASIC pour la synthèse d'images

                  Utilisation de l'outil de CAO Synopsys

A vous de jouer!

Planning du cours (40h)

Cours Magistraux 8h

Travaux Dirigés 6h

Projet (24h) : 3h de tutorial sur l'outil SYNOPSYS, 21h de projet avec travail en équipe et découpe en blocs

Devoir Surveillé 2h

Controle des connaissances

Le contrôle final du bloc aura lieu sous forme d'un devoir sur table ou d'un oral. La note comportera également, pour 1/3, une évaluation du projet.
 

Programme approximatif du cours

CM1   : Technologie des CI (I.1 et I.2), MOS (I.3)
CM2   : Circuits CMOS combinatoires (II.1) avec TD rapide
CM3   : Dessins de masques, Circuits CMOS séquentiels, problèmes temporels (II.2, II.3 et II.4)
CM4   : Méthodologie et outils de conception (III), Conception synchrone (IV)
CM5   : Synthèse VHDL (V)

TD1   : Préparation du projet
TD2   : Synthèse logique à partir de VHDL
TD3   : Synthèse logique à partir de VHDL

DS    : Devoir surveillé de 2h

Bibliographie

[Airiau90] VHDL : du langage à la modélisation R. Airiau, J.M. Berge, V. Olive et J. Rouillard, Presses polyt. et Univ. Romandes, 1990
[Airiau93] Circuit Synthesis with VHDL R. Airiau, J.M. Berge et V. Olive, Kluwer, 1993
[Cand86] Conception des CI MOS M. Cand et al, Eyrolles, collection CNET-ENST, 1986
[Synopsys] SYNOPSYS 1999.10 Documentation on-line
[Kurup97] Logic Synthesis using Synopsys P. Kurup, T. Abbasi, Kluwer, 1997
[Mead83] Introduction aux systèmes VLSI C. Mead and L. Conway, Interéditions, 1983
[Rabaey96] Digital Integrated Circuits: a Design Perspective J. Rabaey, Prentice Hall, 1996
[Ott94] A Designer's guide to VHDL Synthesis D. Ott and T. Wilderotter, Kluwer, 1994
[Vapaille87] Dispositifs et Circuits Intégrés semiconducteurs A. Vapaille et R. Castagne, Dunod, 1987
[Uyemura92] Circuit Design for CMOS VLSI J. Uyemura, Kluwer, 1992