E2.01 (EII2)
Méthodologie de conception des circuits intégrés VLSI : de l'idée à l'ASIC
Responsable : Olivier SENTIEYS (Pièce 307N)
Objectifs du cours :
Ce cours a pour objectifs de donner les bases nécessaires en conception de circuits intégrés dédiés.Après une introduction générale sur l'évolution de la technologie et des applications, les pricipales technologies sont présentées dans le chapitre 1. Le chapitre 2 se concentre sur les circuits de type CMOS en présentant les méthodes de conception des cellules combinatoire et séquentielles. Le chapitre 3 précise les outils et méthodologies de conception des ASIC. Le chapitre 4 définit les méthodes de conception synchrones avant de présenter, dans le chapitre 5, l'utilisation de VHDL dans le flot de conception.
Le dernier chapitre comporte une présentation des méthodes et des outils pour estimer et pour diminuer la consommation d'énergie des circuits intégrés CMOS numériques. Le sujet du projet final est la conception d'un ASIC pour le traitement numérique du signal.
Plan du cours
- Introduction : évolutions technologique et applicative
- I Technologie des Circuits Intégrés
- Classification et Evolution des CI
- Fabrication des CI
- Technologie Bipolaire
- Technologie MOS
- II Conception des cellules MOS
- Circuits logiques combinatoires
- Dessins de masques
- Circuits logiques séquentiels
- Délais et Consommation
- III Méthodologie de conception
- Démarche de conception
- Spécification d'un ASIC
- Outils de CAO
- IV Conception synchrone des C.I.
- Règles de conception synchrone
- Machine UT/UC cablée
- Conception pour rapidité
- V Synthèse Logique à partir de VHDL
- Concept
- Synthèse logique à partir de VHDL
- Mécanismes de synthèse logique
- VI Estimation et réduction de la consommation d'énergie
- Pourquoi s'en occuper ?
- Estimation de la consommation
- Réduction de la consommation
- VII Projet de réalisation d'un ASIC
Planning du cours (54h)
- Cours Magistraux 18h
- Travaux Dirigés 6h
- Travaux Pratiques en microélectronique : 4h
- Projet (32h) : 4h de tutorial sur l'outil de CAO Synopsys, 20h de projet avec travail en équipe et découpe en blocs, 8h de finlisation du circuit
- Devoir Surveillé 2h
Controle des connaissances
Le contrôle final du bloc aura lieu sous forme d'un devoir sur table ou d'un oral.La note globale comportera également une évaluation du projet.
Programme approximatif du cours
CM1 : Technologie des CI (I.1 et I.2), Bipolaire et MOS (I.3 et I.4) CM2 : Technologies MOS (I.4), Circuits CMOS combinatoires (II.1) avec TD rapide CM3 : Dessins de masques, Circuits CMOS séquentiels, problèmes temporels (II.2, II.3 et II.4) CM4 : Méthodologie et outils de conception (III) CM5 : Conception synchrone (IV) CM6 : Synthèse VHDL (V) CM7 : Synthèse VHDL (V) CM8 : Consommation (VI) CM9 : Consommation (VI) TD1 : Préparation du projet TD2 : Synthèse logique à partir de VHDL TD3 : Synthèse logique à partir de VHDL (2) DS : Devoir surveillé de 2h
Bibliographie
[Airiau90] VHDL : du langage à la modélisation R. Airiau, J.M. Berge, V. Olive et J. Rouillard, Presses polyt. et Univ. Romandes, 1990[Airiau93] Circuit Synthesis with VHDL R. Airiau, J.M. Berge et V. Olive, Kluwer, 1993
[Cand86] Conception des CI MOS M. Cand et al, Eyrolles, collection CNET-ENST, 1986
[Synopsys] Synopsys Documentation on-line, "iview -syn"
[Cadence] Cadence Documentation on-line, "openbook"
[Kurup97] Logic Synthesis using Synopsys P. Kurup, T. Abbasi, Kluwer, 1997
[Mead83] Introduction aux systèmes VLSI C. Mead and L. Conway, Interéditions, 1983
[Rabaey96] Digital Integrated Circuits: a Design Perspective J. Rabaey, Prentice Hall, 1996
[Synopsys] Synopsys Documentation on-line, "iview -syn"
[Ott94] A Designer's guide to VHDL Synthesis D. Ott and T. Wilderotter, Kluwer, 1994
[Vapaille87] Dispositifs et Circuits Intégrés semiconducteurs A. Vapaille et R. Castagne, Dunod, 1987
[Uyemura92] Circuit Design for CMOS VLSI J. Uyemura, Kluwer, 1992